(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平7-325556

(43)公開日 平成7年(1995)12月12日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

G09G 3/36

G02F 1/133

520

575

審査請求 未請求 請求項の数3 OL (全 12 頁)

(21)出願番号	特願平6-117859	(71)出願人 000005108
		株式会社日立製作所
(22) 出願日	平成6年(1994)5月31日	東京都千代田区神田駿河台四丁目 6 番地
		(71)出願人 000233088
		日立デバイスエンジニアリング株式会社
		千葉県茂原市早野3681番地
		(72) 発明者 尾手 幸秀
		千葉県茂原市早野3681番地 日立デバイス
		エンジニアリング株式会社内
		(72)発明者 安川 信治
		千葉県茂原市早野3681番地 日立デバイス
		エンジニアリング株式会社内
		(74)代理人 弁理士 秋田 収喜
		最終頁に続く


(54) 【発明の名称】 液晶表示装置の階調電圧生成回路

(57)【要約】

【目的】 消費電力を低減させた液晶表示装置の階調電 圧生成回路を提供することにある。

【構成】 コントロール回路からのコントロール信号に基づき、複数の階調基準電圧の中の隣り合う階調基準電圧を、第1および第2入力側スイッチ素子で選択し、前記隣り合う階調基準電圧間を直列分圧抵抗回路により分圧して複数の階調電圧を出力し、前記コントロール回路からのコントロール信号に基づき、前記直列分圧抵抗回路のコントロール信号に基づき、前記コントロール自表示装置の階調電圧生成回路において、前記コントロール回路からのコントロール信号に基づき、制御用クロック信号の1周期の所定期間内に、隣り合う階調基準電圧間を選択する第2入力側スイッチ素子を不導通として、直列分圧抵抗回路に流れる電流を遮断する。

図1



20

【特許請求の範囲】

【請求項1】 複数の階調基準電圧、表示用データ、お よび、制御用クロックが入力され、前記複数の階調基準 電圧の中の隣り合う階調基準電圧間を直列分圧抵抗回路 により分圧して液晶層に印加する多階調の階調電圧を生 成する階調電圧生成回路であって、

一方の端子に前記複数の階調基準電圧が入力され、他方 の端子が直列分圧抵抗回路の一方の端子に接続される複 数の第1入力側スイッチ素子と、一方の端子に前記複数 の階調基準電圧が入力され、他方の端子が直列分圧抵抗 回路の他方の端子に接続される複数の第2入力側スイッ チ素子と、隣り合う階調基準電圧間を分圧して複数の階 調電圧を出力する直列分圧抵抗回路と、一方の端子に前 記直列分圧抵抗回路の複数の階調電圧が入力され、他方 の端子が液晶層の駆動電極に接続される複数の出力側ス イッチ素子と、前記表示用データおよび制御用クロック に基づき前記複数の第1入力側スイッチ素子、第2入力 側スイッチ素子および出力側スイッチ素子とを制御する コントロール回路とを具備する液晶表示装置の階調電圧 生成回路において、

前記コントロール回路からのコントロール信号に基づ き、制御用クロック信号の1周期の所定期間内に、隣り 合う階調基準電圧間を選択する第2入力側スイッチ素子 を不導通として、直列分圧抵抗回路に流れる電流を遮断 することを特徴とする液晶表示装置の階調電圧生成回 路。

【請求項2】 複数の階調基準電圧、表示用データ、お よび、制御用クロックが入力され、前記複数の階調基準 電圧の中の隣り合う階調基準電圧間を直列分圧抵抗回路 により分圧して液晶層に印加する多階調の階調電圧を生 成する階調電圧生成回路であって、

一方の端子に前記複数の階調基準電圧が入力され、他方 の端子が直列分圧抵抗回路の一方の端子に接続される複 数の第1入力側スイッチ素子と、一方の端子に前記複数 の階調基準電圧が入力され、他方の端子が直列分圧抵抗 回路の他方の端子に接続される複数の第2入力側スイッ チ素子と、隣り合う階調基準電圧間を分圧して複数の階 調電圧を出力する直列分圧抵抗回路と、一方の端子に前 記直列分圧抵抗回路の複数の階調電圧が入力され、他方 の端子が液晶層の駆動電極に接続される複数の出力側ス イッチ素子と、前記表示用データおよび制御用クロック に基づき前記複数の第1入力側スイッチ素子、第2入力 側スイッチ素子および出力側スイッチ素子とを制御する コントロール回路とを具備する液晶表示装置の階調電圧 生成回路において、

前記コントロール回路からのコントロール信号に基づ き、制御用クロック信号の1周期の所定期間内に、第1 入力側スイッチ素子、第2入力側スイッチ素子および、 出力側スイッチ素子の全てを不導通として、直列分圧抵 抗回路に流れる電流を遮断することを特徴とする液晶表 示装置の階調電圧生成回路。

【請求項3】 複数の階調基準電圧、表示用データ、お よび、制御用クロックが入力され、前記複数の階調基準 電圧の中の隣り合う階調基準電圧間を直列分圧抵抗回路 により分圧して液晶層に印加する多階調の階調電圧を生 成する階調電圧生成回路であって、

一方の端子に前記複数の階調基準電圧が入力され、他方 の端子が直列分圧抵抗回路の一方の端子に接続される複 数の第1入力側スイッチ素子と、一方の端子に前記複数 の階調基準電圧が入力され、他方の端子が直列分圧抵抗 回路の他方の端子に接続される複数の第2入力側スイッ チ素子と、隣り合う階調基準電圧間を分圧して複数の階 調電圧を出力する直列分圧抵抗回路と、一方の端子に前 記直列分圧抵抗回路の複数の階調電圧が入力され、他方 の端子が液晶層の駆動電極に接続される複数の出力側ス イッチ素子と、前記表示用データおよび制御用クロック に基づき前記複数の第1入力側スイッチ素子、第2入力 側スイッチ素子および出力側スイッチ素子とを制御する コントロール回路とを具備する液晶表示装置の階調電圧 生成回路において、

一方の端子に、最も高電圧の階調基準電圧と最も低電圧 の階調基準電圧の略中間の電圧が入力され、他方の端子 が出力側スイッチ素子の他方の端子に接続されるスイッ チ素子を設け、交流化信号に同期して液晶層の駆動電極 に印加する電圧を反転させる電圧反転時から所定の期間 内、前記コントロール回路からのコントロール信号に基 づき、前記スイッチ素子を導通させて、前記液晶層に充 放電電流を流し、かつ、第1入力側スイッチ素子、第2 入力側スイッチ素子、および、出力側スイッチ素子の全 てを不導通として、直列分圧抵抗回路に流れる電流を遮 断することを特徴とする液晶表示装置の階調電圧生成回 路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、TFT (Thin F ilm Transisitor)液晶表示モジュール 等の液晶表示装置に係わり、特に、消費電力を低減させ た液晶表示装置の階調電圧生成回路に関する。

[0002]

【従来の技術】図4は、従来のTFT液晶表示モジュー ルの概略構成を示すブロック図であり、また、図5は、 従来のTFT液晶表示モジュールの液晶表示パネル(T FT-LCD)の等価回路を示す図である。

【0003】図5の等価回路から明らかなように、薄膜 トランジスタ (TFT) は、隣接する2本の信号線 (ド レイン信号線 (D) またはゲート信号線 (G)) と、隣 接する2本の信号線(ゲート信号線(G)またはドレイ ン信号線(D))との交差領域内に配置される。

【0004】また、薄膜トランジスタ (TFT) のドレ 50 イン電極、ゲート電極は、それぞれ、ドレイン信号線

1

(D)、ゲート信号線(G)に接続される。

【0005】薄膜トランジスタ(TFT)のソース電極 は画素電極に接続され、画素電極とコモン電極との間に 液晶層が設けられるので、薄膜トランジスタ(TFT) のソース電極とコモン電極との間には、液晶容量CLCが 等価的に接続される。

【0006】薄膜トランジスタ(TFT)は、ゲート電極に正のバイアス電圧を印加すると導通し、ゲート電極に負のバイアス電圧を印加すると不導通になる。

【0007】また、薄膜トランジスタ(TFT)のソース電極と前ラインのゲート信号線(G)との間には、保持容量CADDが接続される。

【0008】図4において、液晶表示パネル(TFT-LCD)は、640×3×480画素から構成される。 【0009】また、液晶表示パネル(TFT-LCD)の上下にドレインドライバ11が配置され、この上下のドレインドライバ11を交互に薄膜トランジスタ(TFT)のドレイン信号線(D)に接続し、薄膜トランジスタ(TFT)に液晶を駆動するための電圧を供給する。

【0010】また、薄膜トランジスタ(TFT)のゲート信号線(G)には、液晶表示パネル(TFT-LCD)の側面に配置されたゲートドライバ12を接続し、1水平動作時間薄膜トランジスタ(TFT)のゲートに電圧を供給する。

【0011】表示制御装置10は、本体コンピュータからの表示用データと表示制御信号を受け取り、これを基にドレインドライバ11、ゲートドライバ12を駆動する。

【0012】この場合に、本体コンピュータからの表示用データは、1 画素単位、即ち、赤 (R)、緑 (G)、青 (G) の各データを1 つの組にして単位時間毎に転送する。

【0013】ここで、表示用データは、各色毎4ビットの12ビット、あるいは、各色毎6ビットの18ビットで構成されている。

【0014】また、ドレインドライバ11は、上下に配置されているので、表示制御装置10からドレインドライバ11を駆動するための出力は、制御信号および表示用データバスとも2系統有している。

【0015】図6は、従来のTFT液晶表示モジュールのドレインドライバ11の概略構成を示すブロック図である。

【0016】図6に示すように、ドレインドライバ11は、表示用データのデータラッチ部111と出力電圧発生回路112とから構成される。

【0017】なお、図6に示すドレインドライバ11では、6ビットの表示用データと9値の階調基準電圧が外部より入力され、64レベルの出力電圧値が得られる。

【0018】データラッチ部111は、表示データラッチ用クロック信号に同期して表示データを出力本数分だ 50

け取り込み、出力電圧発生回路112は、外部から入力された9値の階調基準電圧から生成される64階調の出力電圧のうち、出力タイミング制御用クロック信号に応じて、データラッチ部111からの表示データに対応する出力電圧を選択してドレイン信号線(D)に出力する。

【0019】図7は、従来のTFT液晶表示モジュールのドレインドライバ11の出力電圧発生回路112の回路構成を示す図であり、ドレイン信号線(D)の総数分10だけ設けられる出力電圧発生回路の中の1回路分の回路構成を示す。

【0020】図7に示すように、出力電圧発生回路112は、複数の第1入力側スイッチ素子1と、複数の第2入力側スイッチ素子2と、直列分割抵抗回路3と、複数の出力側スイッチ素子4と、コントロール回路113とから構成される。

【0021】コントロール回路113は、複数の第1入力側スイッチ素子1、および、複数の第2入力側スイッチ素子2を制御して、外部より入力される9値の階調基20 準電圧(VI0~VI8)の中から、両隣の階調基準電圧を選択して、直列分割抵抗回路3に印加する。

【0022】また、直列分割抵抗回路3は、その両端に 印加された前記両隣の階調基準電圧間を8等分した電圧 値を出力する。

【0023】コントロール回路113は、複数の出力側スイッチ素子4を制御して、前記直列分割抵抗回路3により8等分された電圧値の中から1つを選択してドレイン信号線(D)に出力する。

【 0 0 2 4 】 それにより、階調基準電圧 (V I 0 ~ V I 30 8) 間を各々 8 等分した電圧値 (V O 0 ~ V O 6 4) を 生成し、ドレイン信号線 (D) に出力する。

【0025】図8は、図7の出力電圧発生回路112の 従来の駆動方法を説明するための図である。

【0026】図8において、入力側スイッチ素子Sin、および、入力側スイッチ素子Sin-1は、図7に示す複数の第1入力側スイッチ素子1、および、複数の第2入力側スイッチ素子2に該当し、図7に示す複数の第1入力側スイッチ素子1、および、複数の第2入力側スイッチ素子2の中の1つを示しており、入力端子(Vin, Vin-1)に印加される階調基準電圧は、図7に示す階調基準電圧(VIO~VI8)の両隣の階調基準電圧である。

【0027】また、出力側スイッチ素子(S1, S2、…Sn)は、図7に示す出力側スイッチ素子4に該当し、P1は周期がT1であるゲート同期信号、P2はスイッチ素子コントロール信号である。

【0028】図8において、今ドレイン信号線(D)に 印加される電圧が、始めのT1時間でVaであり、次の T1時間でVbであるとする。

【0029】従来の駆動方法では、スイッチ素子コント

ロール信号P2のHighレベル(Tw)の期間に入力側スイッチ素子Sin,Sin-1および出力側スイッチ素子Snをオン、その他のスイッチ素子はオフとし、スイッチ素子コントロール信号P2のLowレベルの期間に入力側スイッチ素子Sin,Sin-1および出力側スイッチ素子Saをオン、その他のスイッチ素子はオフとしていた。

【0030】また、液晶表示装置においては、液晶に直流電圧が印加されるのを防止するために、交流駆動方法が採用され、TFT液晶表示モジュールにおいても、コモン電極に印加される交流電圧に応じて、ドレイン信号線(D)に印加する電圧を交流化している。

【0031】このため、画面上に黒を表示する場合、コモン電極に印加される交流電圧に応じて階調基準電圧 (VI0~VI8)が反転し、ドレイン信号線(D)には、例えば、5 Vあるいは 0 Vの電圧が交互に印加される。

【0032】交流駆動方法により、ドレイン信号線

(D) に印加される電圧が、コモン電極に印加される交流電圧の立ち上がり時点で0 V であり、コモン電極に印加される交流電圧の立ち下がり時点で、5 V であるとする。

【0033】従来の駆動方法では、スイッチ素子コントロール信号P2のHighレベル(Tw)の期間に入力側スイッチ素子Sin,Sin-1および出力側スイッチ素子Snをオンとし、液晶層に流れる充放電電流を、階調基準電圧を生成する階調基準電圧源からドレインドライバ11に、あるいは、ドレインドライバ11から階調基準電圧を生成する階調基準電圧源に流していた。

[0034]

【発明が解決しようとする課題】前記図8を用いて説明したように、図7の出力電圧発生回路112の従来の駆動方法では、スイッチ素子コントロール信号P2のHighレベル、および、Lowレベルの期間に、入力側スイッチ素子Sin,Sin-1は常時オンとされている。

【0035】このため、図7に示す出力電圧発生回路1 12においては、直列分割抵抗回路3に常時直流電流が 流れることになる。

【0036】そして、直列分割抵抗回路3は、ドレイン信号線(D)の総数分だけ設けられるので、階調基準電圧を生成する階調基準電圧源(図示せず)からドレインドライバ11に流れる直流電流は無視できない程大きいものとなり、消費電力が増大するとともに、階調基準電圧源およびドレインドライバ11として大電流容量のものが必要となる。

【0037】また、前記した如く、TFT液晶表示モジュールにおいては、コモン電極に印加される交流電圧に応じて、画面上に黒を表示する場合、ドレイン信号線

(D) には、例えば、5Vあるいは0Vの電圧が交互に

印加される。

【0038】それに応じて、等価的に容量と見なせる液晶には、大きな充放電電流が流れることになり、前記充放電電流は、階調基準電圧を生成する階調基準電圧源からドレインドライバ11に、あるいは、ドレインドライバ11から階調基準電圧を生成する階調基準電圧源に流れることになる。

【0039】その際、液晶容量への書き込み電位不足が 生じないようにするために、階調基準電圧源およびドレ 10 インドライバ11として大電流容量のものが必要であっ

【0040】また、直列分割抵抗回路3には常時直流電流が流れており、消費電力が増大する。

【0041】前記TFT液晶表示モジュールを例に挙げて説明したように、直列分割抵抗回路を用いて階調電圧を生成するようにした液晶表示装置では、階調基準電圧源およびドレインドライバの消費電力が増大するという問題点があった。

【0042】また、階調基準電圧を生成する階調基準電 圧源およびドレインドライバとして、大電流を流すこと ができる階調基準電圧源およびドレインドライバが必要 であるという問題点があった。

【0043】本発明は、前記従来の液晶表示装置の問題 点を解決するためになされたものであり、本発明の目的 は、液晶表示装置の階調電圧生成回路において、消費電 力を低減できる技術を提供することにある。

【0044】本発明の前記目的並びにその他の目的及び 新規な構成は、本明細書の記載及び添付図面によって明 らかにする。

30 [0045]

【課題を解決するための手段】本願おいて開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。

【0046】(1)複数の階調基準電圧、表示用デー タ、および、制御用クロックが入力され、前記複数の階 調基準電圧の中の隣り合う階調基準電圧間を直列分圧抵 抗回路により分圧して液晶層に印加する多階調の階調電 圧を生成する階調電圧生成回路であって、一方の端子に 前記複数の階調基準電圧が入力され、他方の端子が直列 分圧抵抗回路の一方の端子に接続される複数の第1入力 側スイッチ素子と、一方の端子に前記複数の階調基準電 圧が入力され、他方の端子が直列分圧抵抗回路の他方の 端子に接続される複数の第2入力側スイッチ素子と、隣 り合う階調基準電圧間を分圧して複数の階調電圧を出力 する直列分圧抵抗回路と、一方の端子に前記直列分圧抵 抗回路の複数の階調電圧が入力され、他方の端子が液晶 層の駆動電極に接続される複数の出力側スイッチ素子 と、前記表示用データおよび制御用クロックに基づき前 記複数の第1入力側スイッチ素子、第2入力側スイッチ

50 素子および出力側スイッチ素子とを制御するコントロー

ル回路とを具備する液晶表示装置の階調電圧生成回路において、前記コントロール回路からのコントロール信号に基づき、制御用クロック信号の1周期の所定期間内に、隣り合う階調基準電圧間を選択する第2入力側スイッチ素子を不導通として、直列分圧抵抗回路に流れる電流を遮断することを特徴とする。

【0047】(2)複数の階調基準電圧、表示用デー タ、および、制御用クロックが入力され、前記複数の階 調基準電圧の中の隣り合う階調基準電圧間を直列分圧抵 抗回路により分圧して液晶層に印加する多階調の階調電 圧を生成する階調電圧生成回路であって、一方の端子に 前記複数の階調基準電圧が入力され、他方の端子が直列 分圧抵抗回路の一方の端子に接続される複数の第1入力 側スイッチ素子と、一方の端子に前記複数の階調基準電 圧が入力され、他方の端子が直列分圧抵抗回路の他方の 端子に接続される複数の第2入力側スイッチ素子と、隣 り合う階調基準電圧間を分圧して複数の階調電圧を出力 する直列分圧抵抗回路と、一方の端子に前記直列分圧抵 抗回路の複数の階調電圧が入力され、他方の端子が液晶 層の駆動電極に接続される複数の出力側スイッチ素子 と、前記表示用データおよび制御用クロックに基づき前 記複数の第1入力側スイッチ素子、第2入力側スイッチ 素子および出力側スイッチ素子とを制御するコントロー ル回路とを具備する液晶表示装置の階調電圧生成回路に おいて、前記コントロール回路からのコントロール信号 に基づき、制御用クロック信号の1周期の所定期間内 に、第1入力側スイッチ素子、第2入力側スイッチ素子 および、出力側スイッチ素子の全てを不導通として、直 列分圧抵抗回路に流れる電流を遮断することを特徴とす

【0048】(3)複数の階調基準電圧、表示用デー タ、および、制御用クロックが入力され、前記複数の階 調基準電圧の中の隣り合う階調基準電圧間を直列分圧抵 抗回路により分圧して液晶層に印加する多階調の階調電 圧を生成する階調電圧生成回路であって、一方の端子に 前記複数の階調基準電圧が入力され、他方の端子が直列 分圧抵抗回路の一方の端子に接続される複数の第1入力 側スイッチ素子と、一方の端子に前記複数の階調基準電 圧が入力され、他方の端子が直列分圧抵抗回路の他方の 端子に接続される複数の第2入力側スイッチ素子と、隣 り合う階調基準電圧間を分圧して複数の階調電圧を出力 する直列分圧抵抗回路と、一方の端子に前記直列分圧抵 抗回路の複数の階調電圧が入力され、他方の端子が液晶 層の駆動電極に接続される複数の出力側スイッチ素子 と、前記表示用データおよび制御用クロックに基づき前 記複数の第1入力側スイッチ素子、第2入力側スイッチ 素子および出力側スイッチ素子とを制御するコントロー ル回路とを具備する液晶表示装置の階調電圧生成回路に おいて、一方の端子に、最も高電圧の階調基準電圧と最 も低電圧の階調基準電圧の略中間の電圧が入力され、他 50

方の端子が出力側スイッチ素子の他方の端子に接続されるスイッチ素子を設け、交流化信号に同期して液晶層の駆動電極に印加する電圧を反転させる電圧反転時から所定の期間内、前記コントロール回路からのコントロール信号に基づき、前記スイッチ素子を導通させて、前記液晶層に充放電電流を流し、かつ、第1入力側スイッチ素子、第2入力側スイッチ素子、および、出力側スイッチ素子の全てを不導通として、直列分圧抵抗回路に流れる電流を遮断することを特徴とする。

10 [0049]

【作用】前記第1項の手段によれば、複数の階調基準電圧の中の隣り合う階調基準電圧間を直列分圧抵抗回路により分圧して液晶層に印加する多階調の階調電圧を生成する液晶表示装置の階調電圧生成回路において、階調電圧生成回路を時分割で駆動し、制御用クロック信号の1周期の所定期間内に、隣り合う階調基準電圧間を選択する第2入力側スイッチ素子を不導通として、直列分割抵抗回路に流れる直流電流を遮断するようにしたので、階調電圧生成回路における消費電力を低減することが可能20となる。

【0050】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバにおける消費電力を 低減でき、階調基準電圧を生成する階調基準電圧源およ びドレインドライバとして低電流容量のものを使用する ことが可能となる。

【0051】前記第2項の手段によれば、複数の階調基準電圧の中の隣り合う階調基準電圧間を直列分圧抵抗回路により分圧して液晶層に印加する多階調の階調電圧を生成する液晶表示装置の階調電圧生成回路において、階調電圧生成回路を時分割で駆動し、制御用クロック信号の1周期の所定期間内に、全てスイッチ素子を不導通として、直列分割抵抗回路に流れる直流電流を遮断するようにしたので、階調電圧生成回路における消費電力を低減することが可能となる。

【0052】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバにおける消費電力を 低減でき、階調基準電圧を生成する階調基準電圧源およ びドレインドライバとして低電流容量のものを使用する ことが可能となる。

【0053】前記第3項の手段によれば、複数の階調基準電圧の中の隣り合う階調基準電圧間を直列分圧抵抗回路により分圧して液晶層に印加する多階調の階調電圧を生成する液晶表示装置の階調電圧生成回路において、最も高電圧の階調基準電圧と最も低電圧の階調基準電圧の略中間の電圧が入力されるスイッチ素子を設け、階調電圧生成回路を時分割で駆動し、交流化信号に同期して液晶層の駆動電極に印加する電圧を反転させる電圧反転時から所定の期間内、前記スイッチ素子を導通させて前記液晶層に充放電電流を流し、かつ、全てのスイッチ素子を不導通として直列分圧抵抗回路に流れる直流電流を遮

断するようにしたので、階調基準電圧を生成する階調基 準電圧源およびドレインドライバを介して、液晶層に流 れる充放電電流を低減でき、また、階調電圧生成回路に おける消費電力を低減することが可能となる。

【0054】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバにおける消費電力を 低減でき、階調基準電圧を生成する階調基準電圧源およ びドレインドライバとして低電流容量のものを使用する ことが可能となる。

[0055]

【実施例】以下、本発明をTFT液晶表示モジュールに 適用した実施例について図面を参照して詳細に説明する。

【0056】なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0057】以下、本発明が適用されるTFT液晶表示 モジュールの構成は、前記図4~図7に示す従来のTF T液晶表示モジュールと同じであるので説明は省略す る。

[0058]

【実施例1】図1は、本実施例1を説明するための図であり、出力電圧発生回路112の駆動方法を説明するための図である。

【0059】図1において、図8と同じく、入力側スイッチ素子Sin、および、入力側スイッチ素子Sin-1は、図7に示す複数の第1入力側スイッチ素子1、および、複数の第2入力側スイッチ素子2に該当し、図7に示す複数の第1入力側スイッチ素子1、および、複数の第2入力側スイッチ素子2の中の1つを示しており、入力端子(Vin, Vin-1)に印加される階調基準電圧は、図7に示す階調基準電圧(VIO~VI8)の両隣の階調基準電圧である。

【0060】また、出力側スイッチ素子(S1, S2、…Sn)は、図7に示す出力側スイッチ素子4に該当し、P1は周期がT1であるゲート同期信号、P2はスイッチ素子コントロール信号である。

【0061】図1において、今ドレイン信号線(D)に 印加される電圧が、始めのT1時間でVaであり、次の T1時間でVbであるとする。

【0062】従来の駆動方法では、スイッチ素子コントロール信号P2のHighレベル(Tw)の期間に入力側スイッチ素子Sin,Sin-1および出力側スイッチ素子Snをオン、残りのスイッチ素子をオフとし、スイッチ素子コントロール信号P2のLowレベルの期間に入力側スイッチ素子Sin,Sin-1および出力側スイッチ素子Saをオン、残りのスイッチ素子をオフとしていた。

【0063】本実施例1の駆動方法では、スイッチ素子 コントロール信号P2のHighレベル (Tw) の期間 50

に入力側スイッチ素子Sinおよび出力側スイッチ素子Snをオン、残りのスイッチ素子をオフとし、スイッチ素子コントロール信号P2のLowレベルの期間に入力側スイッチ素子Sin,Sin-1および出力側スイッチ素子Saをオン、残りのスイッチ素子をオフとする。

【0064】これにより本実施例1では、前記図8に示す従来の駆動方法において、スイッチ素子コントロール信号P2のHighレベルの期間に入力側スイッチ素子Sin,直流分割抵抗回路3およびSin-1を介して10流れていた直流電流を遮断すことが可能となり、階調電圧生成回路における消費電力を低減することが可能となる。

【0065】そして、スイッチ素子コントロール信号P2のHighレベル (Tw)の期間を大きくすることにより、より階調電圧生成回路における消費電力を低減できる

【0066】以上説明したように、本実施例1によれば、階調電圧生成回路を時分割で駆動し、スイッチ素子コントロール信号P2のHighレベル(Tw)の期間 20 に直列分割抵抗回路3に流れる直流電流を遮断するようにしたので、階調電圧生成回路における消費電力を低減することが可能となる。

【0067】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバ11における消費電 力を低減でき、階調基準電圧を生成する階調基準電圧源 およびドレインドライバ11として低電流容量のものを 使用することが可能となる。

【0068】また、階調基準電圧を生成する階調基準電圧源およびドレインドライバ11の発熱量も低減することができるので、階調基準電圧を生成する階調基準電圧源およびドレインドライバ11の信頼性を向上させることが可能となる。

【0069】それにより、TFT液晶表示モジュールの 消費電力を低減することが可能となる。

[0070]

【実施例2】図2は、本実施例2を説明するための図であり、出力電圧発生回路112の駆動方法を説明するための図である。

【0071】図2において、図8と同じく、入力側スイ 40 ッチ素子Sin、および、入力側スイッチ素子Sinー1は、図7に示す複数の第1入力側スイッチ素子1、および、複数の第2入力側スイッチ素子2に該当し、図7に示す複数の第1入力側スイッチ素子1、および、複数の第2入力側スイッチ素子2の中の1つを示しており、入力端子(Vin, Vin-1)に印加される階調基準電圧は、図7に示す階調基準電圧(VIO~VI8)の両隣の階調基準電圧である。

【0072】また、出力側スイッチ素子(S1, S2、…Sn)は、図7に示す出力側スイッチ素子4に該当し、P1は周期がT1であるゲート同期信号、P2はス

イッチ索子コントロール信号である。

【0073】図2において、今ドレイン信号線(D)に 印加される電圧が、始めのT1時間でVaであり、次の T1時間でVbであるとする。

【0074】従来の駆動方法では、スイッチ素子コント ロール信号P2のHighレベル (Tw) の期間に入力 側スイッチ素子Sin, Sin-1および出力側スイッ チ素子Snをオン、残りのスイッチ素子をオフとし、ス イッチ素子コントロール信号P2のLowレベルの期間 に入力側スイッチ素子Sin, Sin-1および出力側 スイッチ素子Saをオン、残りのスイッチ素子をオフと していた。

【0075】本実施例2の駆動方法では、スイッチ素子 コントロール信号P2のHighレベル (Tw)の期間 に入力側スイッチ素子Sin, Sin-1および出力側 スイッチ素子Saをオン、残りのスイッチ素子をオフと し、スイッチ素子コントロール信号P2のLowレベル の期間に全ての第1入力側スイッチ素子、第2入力側ス イッチ素子および出力側スイッチ素子のオフとする。

【0076】この場合に、液晶層は容量性負荷のため規 20 定の出力電圧を印加した後、出力電圧を取り除いても、 液晶層自らの容量で印加された出力電圧を保持すること が可能である。

【0077】これにより本実施例2では、前記図8に示 す従来の駆動方法において、スイッチ素子コントロール 信号P2のLowレベルの期間に入力側スイッチ素子S in, 直流分割抵抗回路3およびSin-1を介して流 れていた直流電流を遮断することが可能となり、階調電 圧生成回路における消費電力を低減することが可能とな

【0078】そして、スイッチ素子コントロール信号P 2のLowレベルの期間を大きくすることにより、より 階調電圧生成回路における消費電力を低減できる。

【0079】以上説明したように、本実施例2によれ ば、階調電圧生成回路を時分割で駆動し、スイッチ素子 コントロール信号P2のLowレベルの期間に直列分割 抵抗回路3に流れる直流電流を遮断するようにしたの で、階調電圧生成回路における消費電力を低減すること が可能となる。

【0080】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバ11における消費電 力を低減でき、階調基準電圧を生成する階調基準電圧源 およびドレインドライバ11として低電流容量のものを 使用することが可能となる。

【0081】また、階調基準電圧を生成する階調基準電 圧源およびドレインドライバ11の発熱量も低減するこ とができるので、階調基準電圧を生成する階調基準電圧 源およびドレインドライバ11の信頼性を向上させるこ とが可能となる。

消費電力を低減することが可能となる。

[0083]

【実施例3】図3は、本実施例3を説明するための図で あり、出力電圧発生回路112の駆動方法を説明するた めの図である。

【0084】図3において、図8と同じく、入力側スイ ッチ素子Sin、および、入力側スイッチ素子Sin-1は、図7に示す複数の第1入力側スイッチ素子1、お よび、複数の第2入力側スイッチ素子2に該当し、図7 に示す複数の第1入力側スイッチ素子1、および、複数 の第2入力側スイッチ素子2の中の1つを示しており、 入力端子(Vin, Vin-1)に印加される階調基準 電圧は、図7に示す階調基準電圧(VIO~VI8)の 両隣の階調基準電圧である。

【0085】また、出力側スイッチ素子(S1, S2、 Sn)は、図7に示す出力側スイッチ素子4に該当し、 P1は周期がT1であるコモン電極に印加される交流電 圧、P2はスイッチ素子コントロール信号である。

【0086】さらに、本実施例3では、ドレイン信号線 (D) への出力端子に、スイッチ素子Stを介して、最 も高電圧の階調基準電圧と最も低電圧の階調基準電圧の 略中間の電圧である2.5 Vの電圧源が接続される。

【0087】前記した如く、TFT液晶表示モジュール においては、交流化信号に同期して、即ち、コモン電極 に印加される交流電圧に応じて階調基準電圧(VIO~ VI8)が反転し、画面上に黒を表示する場合、ドレイ ン信号線(D)には、例えば、5Vあるいは0Vの電圧 が交互に印加される。

【0088】図3において、今ドレイン信号線(D)に 30 印加される電圧が、コモン電極に印加される交流電圧の 立ち上がり時点でVaであり、コモン電極に印加される 交流電圧の立ち下がり時点で、Vbであるとする。

【0089】従来の駆動方法では、コモン電極に印加さ れる交流電圧に応じて、ドレイン信号線(D)に印加す る電圧を反転させる場合に、スイッチ素子コントロール 信号P2のHighレベル(Tw)の期間に入力側スイ ッチ素子Sin, Sin-1および出力側スイッチ素子 Snをオンとし、液晶層に流れる大きな充放電電流を、 階調基準電圧を生成する階調基準電圧源からドレインド 40 ライバ11に、あるいは、ドレインドライバ11から階 調基準電圧を生成する階調基準電圧源に流していた。

【0090】本実施例3の駆動方法では、コモン電極に 印加される交流電圧に応じて、ドレイン信号線(D)に 印加する電圧を反転させる場合に、スイッチ素子コント ロール信号 P 2 の H i g h レベル (Tw) の期間にスイ ッチ素子S tをオン、全ての入力側スイッチ素子および 出力側スイッチ素子のオフとする。

【0091】これにより本実施例3では、コモン電極に 印加される交流電圧に応じて、ドレイン信号線(D)に 【0082】それにより、TFT液晶表示モジュールの *50* 印加する電圧を反転させる場合に、スイッチ素子Stを 介して予め2.5Vにプリチャージするようにしたので、階調基準電圧を生成する階調基準電圧源からドレインドライバ511に、あるいは、ドレインドライバ51 1から階調基準電圧を生成する階調基準電圧源を介して、液晶層に流れる充放電電流を低減することが可能となる。

【0092】また、前記図8に示す従来の駆動方法において、スイッチ素子コントロール信号P2のHighレベルの期間に入力側スイッチ素子Sin,直流分割抵抗回路3およびSin-1を介して流れていた直流電流を遮断することが可能となり、消費電力を低減できる。

【0093】以上説明したように、本実施例3によれば、階調電圧生成回路を時分割で駆動し、コモン電極に印加される交流電圧に応じて、ドレイン信号線(D)に印加する電圧を反転させる場合に、スイッチ素子コントロール信号P2のHighレベルの期間、スイッチ素子 Stを介して予め2.5 Vにプリチャージするようにしたので、階調基準電圧を生成する階調基準電圧源からドレインドライバ11に、あるいは、ドレインドライバ11から階調基準電圧を生成する階調基準電圧源を介して、液晶層に流れる充放電電流を低減することが可能となる。

【0094】また、コモン電極に印加される交流電圧に同期して、ドレイン信号線(D)に印加する電圧を反転させる場合に、スイッチ素子コントロール信号 P2のHighレベルの期間、直列分割抵抗回路3に流れる直流電流を遮断するようにしたので、階調電圧生成回路における消費電力を低減することが可能となる。

【0095】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバ11として低電流容 量のものを使用することが可能となる。

【0096】また、階調基準電圧を生成する階調基準電圧源およびドレインドライバ11の発熱量も低減することができるので、階調基準電圧を生成する階調基準電圧源およびドレインドライバ11の信頼性を向上させることが可能となる。

【0097】それにより、TFT液晶表示モジュールの 消費電力を低減することが可能となる。

【0098】以上、本発明を実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更し得ることは言うまでもない。

[0099]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0100】(1)複数の階調基準電圧の中の隣り合う 階調基準電圧間を直列分圧抵抗回路により分圧して液晶 層に印加する多階調の階調電圧を生成する液晶表示装置 の階調電圧生成回路において、階調電圧生成回路を時分 割で駆動し、スイッチ素子コントロール信号のHigh レベルの期間に直列分割抵抗回路に流れる直流電流を遮 断するようにしたので、階調電圧生成回路における消費 電力を低減することが可能となる。

【0101】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバにおける消費電力を 低減でき、階調基準電圧を生成する階調基準電圧源およ びドレインドライバとして低電流容量のものを使用する ことが可能となる。

10 【0102】また、階調基準電圧を生成する階調基準電圧源およびドレインドライバの発熱量も低減することができるので、階調基準電圧を生成する階調基準電圧源およびドレインドライバの信頼性を向上させることが可能となる。

【0103】それにより、液晶表示装置の消費電力を低減することが可能となり、液晶表示装置の外形サイズを小さくすることが可能である。

【0104】(2)複数の階調基準電圧の中の隣り合う 階調基準電圧間を直列分圧抵抗回路により分圧して液晶 20 層に印加する多階調の階調電圧を生成する液晶表示装置 の階調電圧生成回路において、階調電圧生成回路を時分 割で駆動し、スイッチ素子コントロール信号のLowレ ベルの期間に直列分割抵抗回路に流れる直流電流を遮断 するようにしたので、階調電圧生成回路における消費電 力を低減することが可能となる。

【0105】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバにおける消費電力を 低減でき、階調基準電圧を生成する階調基準電圧源およ びドレインドライバとして低電流容量のものを使用する ことが可能となる。

【0106】また、階調基準電圧を生成する階調基準電圧源およびドレインドライバの発量量も低減することができるので、階調基準電圧を生成する階調基準電圧源およびドレインドライバの信頼性を向上させることが可能となる。

【0107】それにより、液晶表示装置の消費電力を低減することが可能となり、液晶表示装置の外形サイズを小さくすることが可能である。

【0108】(3)複数の階調基準電圧の中の隣り合う 階調基準電圧間を直列分圧抵抗回路により分圧して液晶 層に印加する多階調の階調電圧を生成する液晶表示装置 の階調電圧生成回路において、最も高電圧の階調基準電 圧と最も低電圧の階調基準電圧の略中間の電圧が入力されるスイッチ素子を設け、階調電圧生成回路を時分割で 駆動し、コモン電極に印加される交流電圧に応じて、ドレイン信号線に印加する電圧を反転させる場合に、スイッチ素子コントロール信号のHighレベルの期間前記スイッチ素子を介して予めプリチャージするとともに、直列分圧抵抗回路に流れる電流を遮断するようにしたので、階調基準電圧を生成する階調基準電圧源およびドレ

インドライバを介して、液晶層に流れる充放電電流を低 滅でき、また、階調電圧生成回路における消費電力を低 減することが可能となる。

【0109】これにより、階調基準電圧を生成する階調 基準電圧源およびドレインドライバにおける消費電力を 低減でき、階調基準電圧を生成する階調基準電圧源およ びドレインドライバとして低電流容量のものを使用する ことが可能となる。

【0110】また、階調基準電圧を生成する階調基準電 圧源およびドレインドライバの発熱量も低減することが できるので、階調基準電圧を生成する階調基準電圧源お よびドレインドライバの信頼性を向上させることが可能 となる。

【0111】それにより、液晶表示装置の消費電力を低 減することが可能となり、液晶表示装置の外形サイズを 小さくすることが可能である。

【図面の簡単な説明】

【図1】本実施例1を説明するための図であり、出力電 圧発生回路の駆動方法を説明するための図である。

圧発生回路の駆動方法を説明するための図である。

【図3】本実施例3を説明するための図であり、出力電

圧発生回路の駆動方法を説明するための図である。

【図4】従来のTFT液晶表示モジュールの概略構成を 示すブロック図である。

16

【図5】従来のTFT液晶表示モジュールの液晶表示パ ネル (TFT-LCD) の等価回路を示す図である。

【図6】従来のTFT液晶表示モジュールのドレインド ライバ511の概略構成を示すブロック図である。

【図7】従来のTFT液晶表示モジュールのドレインド ライバの出力電圧発生回路の回路構成を示す図であり、 10 ドレイン信号線の総数分だけ設けられる出力電圧発生回 路の中の1回路分の回路構成を示す図である。


【図8】図7の出力電圧発生回路の従来の駆動方法を説 明するための図である。

【符号の説明】

TFT-LCD…TFT液晶表示パネル、D…ドレイン 線、G…ゲート線、St…スイッチ素子、1, Sin… 第1入力側スイッチ素子、2, Sin-1…第2入力側 スイッチ素子、3…直列分割抵抗回路、4, S1~Sn …出力側スイッチ素子、10…表示制御装置、11…ド 【図2】本実施例2を説明するための図であり、出力電 20 レインドライバ、12…ゲートドライバ、111…デー タラッチ部、112…出力電圧発生回路、113…コン トローラ回路。


【図1】


図 1




【図2】


図 2








【図7】



【図8】

図8



フロントページの続き

(72)発明者 阿部 英明 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

(72)発明者 渡辺 浩 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 北川 克之 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

(72)発明者 奥 博文 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内







Patent Number:

JP7325556

Publication date:

1995-12-12

ဂြုံပွဲခဲ့ntor(s):

OTE YUKIHIDE; others: 05

Applicant(s)::

HITACHI LTD; others: 01

Reguested Patent:

JP7325556

Application Number: JP19940117859 19940531

Priority Number(s):

IPC Classification:

G09G3/36; G02F1/133

EC Classification:

Equivalents:

Abstract

PURPOSE:To reduce power consumption in a gradation voltage generation circuit by driving the gradation voltage generation circuit in time-division manner and interrupting a DC current flowing through a series division resistance circuit in the period when a switch element control signal is a high level.

CONSTITUTION: In the period when the switch element control signal P2 is the high level (TW), an input side switch element Sin and an output side switch element Sn are turned on, and the other switch elements are turned off, and in the period when the switch element control signal P2 is a low level, the input side switch elements Sin, Sin-1 and the output side switch element Sa are turned on, and the other switch elements are turned off. Thus, the DC current flowing through the input side switch element Sin, the series division resistance circuit 3 and the Sin-1 in the period when the switch element control signal P2 is the high level is interrupted, and the power consumption in the gradation voltage generation circuit is reduced.

Data supplied from the esp@cenet database - 12

